FACULTE DES SCIENCES ET DES SCIENCES DE L’INGENIEUR

DEPARTEMENT D’INFORMATIQUE                                                                         MODULE ARCHITECTURE DES ORDINATEURS

_______________________________________________________________________________________

 

Série N°01

 

 

Exercice 01:

1. Quel est le rôle d’un séquenceur dans le CPU ?
2. Quelle est la différence entre un séquenceur câblé et un séquenceur micro programmé ?
3. Comment obtenir l’adresse effective dans le cas de l’utilisation d’un registre index ou un registre de base ?
4. La taille de la mémoire augmente en s’éloignant du CPU, dite pourquoi ?
5. Définissez le cycle mémoire ?
6. Quelle est la différence entre le cycle d’instruction et le cycle CPU ?
7. Quels sont les avantages d’une architecture multicouches ? 
8. Quelle est la relation entre la taille du registre adresse et la taille de la mémoire ?

 

 

Exercice 02:

1. Répondez aux questions suivantes par VRAI ou FAUX

a- Le registre adresse RA est un registre du CPU?

b- Le cycle CPU est équivalent au cycle instruction?

c- Un séquenceur micro programmé utilise le signal provenant du décodeur pour déterminer l'adresse du microprogramme à exécuter?

1. Quelle est la différence entre un interpréteur et un traducteur (Compilateur)?

3) Est-ce que le nombre de couches dans l'architecture d'un système influe sur l'interpréteur ou le compilateur inter couches?  Pourquoi?

4) Donnez les différents composants d'une unité de commandes avec un séquenceur micro  programmé.

 

 

Exercice 03 :

1) Répondez aux questions suivantes par VRAI ou FAUX

a- L’UAL peut exécuter des opérations sans l’intervention de l’unité de commande?

b- Le cycle instruction s’étend sur plusieurs cycles machines ?

c- Un séquenceur câblé est composé d’un ensemble de micro-pgmes activé par le décodeur?

 

2) Pourquoi l’architecture multi-couches est adopté dans la conception d’un système informatique?

3) Quelles sont les principales couches d’un ordinateur (en ordre)?

4) Quelle la différence entre les générations d’ordinateurs ?

5) Comment activer le séquenceur dans le cas d’un séquenceur micro programmé?

 

 

Exercice 04 :

1) Répondez aux questions suivantes par VRAI ou FAUX

a- Un traducteur et un interpréteur ont le même rôle?                             

b- Tous les organes d’un ordinateur sont toujours reliés par un bus commun?         

c- Le registre RA est un registre général du processeur qui contient une adresse?     

d- Un registre index peut être utilisé comme un registre général ?                    

 

2) Quelle est le rôle du traducteur (compilateur) dans une architecture multi-couches ?

3) Est-ce que un programme de la couche machine traditionnelle peut être directement exécuté par la couche physique ? Pourquoi ?

 

 

Exercice 05 :

Un ordinateur dispose d'une mémoire centrale de 640 K octets, cette mémoire est organisée en mots où cellules, donner la taille de chacun des registres RA en octets, RM dans les cas ennoncés:

 

	RA	RM
Mot mémoire de 16 Bits
Mot mémoire de 4 Octets
Mot mémoire de 8 Bits

 

 

Exercice 06 :

La mémoire d'un ordinateur est organisée en octets. On range un tableau d'entiers A (100) dans cette  mémoire à des adresses consécutives, chaque élément du tableau occupe 2 octets. Le premier élément du tableau est stocké à l'adresse (7F0E)₁₆  .

1. Déterminer l'adresse du 25^ème  élément de ce tableau en Hexadécimal et en octal.  

2. Quel est le nombre d'octets avant cette adresse?                                                    

3.  Quelle est la taille maximale de cette mémoire?                                           

4. Si cette mémoire est organisée en cellules de 4 octets, Quelle est la taille du bus d'adresse?

5. Justifiez votre réponse.

 

 

 

Exercice 07 :

La mémoire d'un ordinateur est organisée en octets. On range un tableau d'entiers A (100) dans cette  mémoire à des adresses consécutives, chaque élément du tableau occupe 4 octets. Le premier élément du tableau est stocké à l'adresse (7F0E)₁₆  .

1. Déterminer l'adresse du 20^ème  élément de ce tableau en Hexadécimal et en octal.  

2. Quel est le nombre d'octets avant cette adresse?                                          

 

 

Exercice 08:                   

         Soit un ordinateur multicouches où chaque couche des instructions m fois plus puissantes que celles de la couche immédiatement inférieure, c'est-à-dire qu’une instruction de niveau r fait le même travail que m instructions de niveau r-1. Si un programme de niveau 1 nécessite k secondes pour s’exécuter. Combien de temps prendraient des programmes équivalents de niveau 2 et 3, en supposant qu’il faut n instructions de niveau r pour interpréter une instruction de niveau r+1 ? (Application numérique: m=5, n=3 et k= 10)

 

---

 

FACULTE DES SCIENCES ET DES SCIENCES DE L’INGENIEUR

DEPARTEMENT D’INFORMATIQUE                                             MODULE ARCHITECTURE DES ORDINATEURS

_______________________________________________________________________________________

 

Série N°02

Exercice 01 :

On dispose d’une machine informatique définie comme suit :

• La mémoire est organisée en octets,
• Une instruction a la structure suivante :

Code Opération ( 08 Bits )

@ Source (04 bits)

@ Destination (04 bits)

• Le processeur dispose de 4 registres généraux : R0, R1, R2 et R3 chacun est de 2 octets,
• L’adresse d’un mot mémoire est codée sur 2 octets.

 

1. Quelle est la taille du registre adresse ?
2. Quelle est la taille maximale de la mémoire adressable en octets ?
3. Quelle est la taille du registre mot RM ?
4. Déterminer le pas de progression du compteur ordinal CO ?
5. Soit le programme machine suivant stockée à l’adresse 200 en mémoire :

LOAD  $20, R0                  charger R0 avec la donnée 20 en hexadécimal.

LOAD  $F0, R1                  charger R1 avec la donnée F0 en hexadécimal.

ADD      R0, R1                   Ajouter le contenu de R0 au contenu de R1

STA       R1, $3EStocker le contenu de R0 à l’adresse  3E

 

Compléter le tableau suivant en déterminant à chaque instant le contenu des registres indiqués :

I	CO	RA	RI	RM	R0	R1
Début cycle recherche1
Fin cycle recherche 1
Fin cycle exécution 1
. .
Fin cycle exécution 4

 

Exercice 02:

On dispose d’une machine informatique définie comme suit :

• La  mémoire est organisée en mots de 16 bits, Une instruction a la structure suivante :

Code Opération   ( 08 Bits )

@ Source (04 bits)

@ Destination (04 bits)

• Le processeur dispose de 4 registres généraux : R0, R1, R2 et R3 chacun est de 2 octets, dont le registre R3 est utilisé comme compteur ordinal.

Soit le programme machine suivant stocké à l’adresse 300 en mémoire :

LOAD  $0, R0                     charger R0 avec la donnée 0 en hexadécimal.

INC      R0                            Incrémenter le registre R0.

BR        Et                             Branchement à l'adresse Et.

LOAD  $10, R1                  charger R1 avec la donnée 10 en hexadécimal.      

                Et:          ADD     $20, R0                   Ajouter la valeur $20 en hexadécimal au contenu de R0

STA       R0, $3EStocker le contenu de R0 à l’adresse  3E

 

Compléter le tableau suivant en déterminant à chaque instant le contenu des registres indiqués :

L’étape I	R3	RA	RI	RM	R0	R1
Début cycle recherche1
Fin cycle recherche 1
Fin cycle exécution 1
Début cycle recherche2
Fin cycle recherche 2
Fin cycle exécution 2
Début cycle recherche3
Fin cycle recherche 3
Fin cycle exécution 3
Début cycle recherche4
Fin cycle recherche 4
Fin cycle exécution 4
Début cycle recherche5
Fin cycle recherche 5
Fin cycle exécution 5

 

Exercice 03 :

On dispose d’une machine informatique définie comme suit :

• La taille de la mémoire est 32 K octets et elle est organisée en mots de 16 bits.
• Une instruction a la structure suivante :

Code opération (8bits)

Adresse source (4bits)

Adresse destination (4bits)

• le processeur dispose de 4 registres généraux : R0, R1, R2, R3 chacun de 2 octets.
• Le registre R3 est utilisé comme compteur ordinal.
• L’adresse d’un mot mémoire est codée sur 2 octets.

 

1. Quelle est la taille maximale de la mémoire adressable en octets ?
2. Déterminez le nombre de cellules mémoire de cette machine ?
3. Quelle est la taille du RM et du RA ?
4. Déterminez le pas de progression du CO ?
5. Soit le programme machine suivant stocké a l’adresse 200 en mémoire :

LOAD $10, R0        charger R0 avec la donnée 10 en hexadécimale.

LOAD $20, R1        charger R1 avec la donnée 20 en hexadécimale.

ADD    R0, R1         ajouter le contenue de R0 au contenue de R1.

STA     R1, $3E        stoker le contenue de R1 a l’adresse 3E.

Compléter le tableau suivant en déterminant a chaque instant le contenue des registres indiqués.

	CO	RA	RI	RM	R0	R1
Début cycle de recherche1
Fin cycle de recherche1
Fin cycle d’exécution1
Fin cycle exécution 4

1. Déterminer le nombre de bits nécessaires pour adresser cette mémoire dans le cas ou la mémoire est organisée en mot de 32 bits.

 

Exercice 04 :

On dispose d’une machine informatique définie comme suit :

• La  mémoire est organisée en Octets , Une instruction a la structure suivante :

Code Opération   ( 08 Bits )

@ Source (04 bits)

@ Destination (04 bits)

• Le processeur dispose des registres généraux : R0, R1 chacun est de 2 octets, dont le registre R0 est utilisé comme compteur ordinal.

Soit le programme machine suivant stocké à l’adresse Et avec (Et=300) en mémoire :

   Et:       LOAD  A, R1                      charger R1 avec la donnée d’adresse A.

                               ADD     B, R1                       Ajouter la donnée d’adresse B  au contenu de R1.

STA      R1, C                      Stocker le contenu de R1 à l’adresse  C.

                   A :       60

                   B :       10

                   C :       0

 

1-Représenter ce programme avec ses adresses en mémoire.

                                   Adresses                    mémoire

. . .

. . .

 

2-Compléter le tableau suivant en déterminant à chaque instant le contenu des registres indiqués :

 

L’étape I	R0	RA	RI	RM	R1
Début cycle recherche1
Fin cycle recherche 1
Fin cycle exécution 1
Début cycle recherche2
Fin cycle recherche 2
Fin cycle exécution 2
Début cycle recherche3
Fin cycle recherche 3
Fin cycle exécution 3

 

 

Exercice 05:

On dispose d’une machine informatique définie comme suit :

• La  mémoire est organisée en mots de 16 bits, Une instruction a la structure suivante :

Code Opération   ( 08 Bits )

@ Source (04 bits)

@ Destination (04 bits)

• Le processeur dispose de 4 registres généraux : R0, R1, R2 et R3 chacun est de 2 octets, dont le registre R3 est utilisé comme compteur ordinal.

Soit le programme machine suivant stocké à l’adresse Et avec (Et=200) en mémoire :

   Et:       LOAD  A, R1                      charger R1 avec la donnée d’adresse A.

                               ADD     B, R1                       Ajouter la donnée d’adresse B  au contenu de R1.

STA      R1, C                      Stocker le contenu de R1 à l’adresse  C.

                   A :       20

                   B :       30

                   C :       0

 

 

 

1-Représenter ce programme en mémoire.

 

 

2-Compléter le tableau suivant en déterminant à chaque instant le contenu des registres indiqués :

 

L’étape I	R3	RA	RI	RM	R1
Début cycle recherche1
Fin cycle recherche 1
Fin cycle exécution 1
Début cycle recherche2
Fin cycle recherche 2
Fin cycle exécution 2
Début cycle recherche3
Fin cycle recherche 3
Fin cycle exécution 3

 

3-Sachant que le cycle de recherche dure 5 cycles machine et le cycle d’exécution dure 4 cycles machines pour toutes les instructions. Quelle est temps d’exécution de ce programme en cycles machines ?

 

Exercice 06:

On dispose d’une machine informatique dont le processeur possède les registres généraux : R0, R1 chacun est de 2 octets, dont le registre R0 est utilisé comme compteur ordinal.  Les instructions de cette machine sont codées sur 16 bits.

Soit le programme machine suivant stocké à l’adresse  300 en mémoire :

 

LOAD   $1, R1                    Charger le registre R1 avec la valeur 1

                Et:          CMP  R1, $0                       Comparer R1 avec 0

                        BEQ   Fin                            Si le résultat de la comparaison est égale à 0 alors branchement à  Fin

                               ADD   R1, A                         Ajouter le contenu de R1 au contenu du mot mémoire d’adresse A

                               DEC    R1                             Décrémenter le registre R1 de 1

                               BR      Et                               Branchement à Et

                Fin :       Halt

                       A :          0

Compléter le tableau suivant en déterminant à chaque instant le contenu des registres indiqués :

 

L’étape I	R0	RA	RI	RM	R1
Début c